PCI-SIG publica el borrador final de PCIe 7.0

La organización industrial PCI-SIG ha publicado el borrador final de PCIe 7.0, la próxima generación del bus principal (y casi único) con el que trabajan las computadoras cliente modernas y también servidores dedicados a tecnologías profesionales como la computación cuántica, la nube y los centros de datos.

Aunque el despliegue de PCIe 5.0 está en sus inicios y la siguiente versión 6.0 todavía está en fase de prototipo, las organizaciones que definen los principales estándares de la industria siempre van adelantadas en su desarrollo porque necesitan bastante tiempo hasta llegar al cliente final.

El desarrollo tecnológico no descansa nunca. Y más con una norma tan importante PCI Express que ha dejado atrás buses legado como ISA, AGP, el PCI original o un SATA cada vez menos utilizado. Y es que este bus local de Entrada/Salida se utiliza para todo en un PC, las conexiones internas de los circuitos integrados de las placas base (chipsets), la comunicación con la CPU y también para instalar componentes tan importantes como las tarjetas gráficas, las SSD o las soluciones dedicadas de redes o sonido.

PCIe 7.0 ofrecerá grandes novedades

El borrador final presentado confirma las principales novedades de la versión y aunque podrían producirse algunos cambios en el protocolo definitivo tras las pruebas de los centenares de fabricantes que lo van a utilizar, las bases principales de la versión se mantienen.

Y es que, para empezar, será la primera versión de PCI-Express que trabaje sobre conexiones ópticas y por ello será el mayor avance desde la creación del estándar. La Gen7 soportará en el futuro una amplia gama de tecnologías ópticas para seguir mejorando las capacidades de la norma en rendimiento, consumo de energía, latencia y alcance.

También será la segunda generación que utiliza la señalización PAM4. Este avance aún no se ha incorporado a ningún producto comercial ya que PCI Express 6.0 aún no se utiliza, pero PAM4 es capaz de transmitir dos bits por símbolo, duplicando la velocidad de datos en comparación con la señalización NRZ anterior, utilizada en PCI Express 5.0 y generaciones anteriores.

Mantener la integridad de la señal al mismo tiempo que se duplica el ancho de banda se estaba convirtiendo en una preocupación real con la señalización NRZ, por lo que el uso de PAM4 permite a PCIe 6.0 mantener una frecuencia similar a la integridad de la señal de PCIe 5.0, a la vez que realiza las mejoras generacionales habituales.

Los cambios señalados provocarán un nivel de rendimiento espectacular. El ancho de banda en un carril (x1) soportará hasta 128 GT/s, lo que significa que en un slot x16 de una placa base, como el que usan las tarjetas gráficas dedicadas, el rendimiento teórico bidireccional podrá elevarse hasta 512 GB/s. Ello nos deja, como ejemplo práctico, que una SSD podrá ofrecer velocidades de transferencia de datos realmente increíbles de hasta 60 Gbytes por segundo, pero para ello se necesitarán adicionalmente mejoras en los controladores y en las memorias NAND flash.

Otras mejoras de PCIe 7.0 son las optimizaciones para mejorar la eficiencia energética y, al igual que todas las demás generaciones de PCI Express, será retrocompatible con generaciones anteriores. Esto significa que no debería tener problemas para instalar una tarjeta PCI Express 7.0 más reciente en una ranura 6.0, 5.0 o 4.0 más antigua. Funcionará a la velocidad de la generación anterior, pero aparte de eso, no debería experimentar problemas importantes.

La compatibilidad hacia atrás ha sido un principio fundamental que la industria ha mantenido en las sucesivas versiones del estándar PCI Express, y probablemente seguirá siendo así en un futuro próximo. Si no hay contratiempos importantes en las pruebas, la norma final de PCIe 7.0 se espera para finales de este año y con un lanzamiento para final de esta década.