IBM presenta una tecnología de fabricación de chips con tamaño inferior a 1 nanómetro

IBM ha presentado una tecnología de fabricación con la que crear chips con un tamaño inferior a 1 nanómetro (nm), que cuentan con una arquitectura de transistores en el nodo de 0,7 nm, o 7 angstroms. Este avance es de gran importancia para un sector que tiene que abordar los líomites físicos de la miniaturización tradicional de los chips.

El nuevo chip de IBM, con un tamaño inferior a 1 nm, integra casi 100.000 millones de transistores en un chip del tamaño de una uña, casi el doble de densidad del chip de 2 nm de IBM, que se presentó en 2021. Los resultados que han presentado sus responsables indican que con este tecnología podrán producirse chips con un avance notable en capacidad, con hasta un 50% más de rendimiento o un 70% más de eficiencia energética que los chips de IBM con nodo de 2 nm.

Para fabricar este chips, los investigadores de IBM han desarrollado una arquitectura de transistores nueva, a la que han llamado nanostack, con un diseño tridimensional basado en nanohojas. Este diseño apila y escalona en vertical los transistores, aprovechando la integración secuencial en 3D para concentrar más transistores en un chip.

El diseño también permite utilizar distintas combinaciones de materiales en cada capa apilada, lo que optimiza el rendimiento y la eficiencia energética de cada transistor de manera independiente entre sí. La arquitectura nanostack de IBM se validó de forma experimental a través de la unión dielétrica ultrafina en la integración CMOS, la demostración de la capacidad de ingeniería de doble canal y el funcionamiento funcional del inversor CMOS con el rendimiento de conmutación esperado.

En conjunto, los resultados confirman que la tecnología nanostack puede construirse a nivel físico, y es capaz de realizar cálculos reales. Además, en un nuevo estudio, los investigadores de IBM demostraron que la arquitectura nanostack consigue una reducción del 40% en la SRAM, lo que permite que los diseñadores de chips puedan crearlos con mayor eficiencia. Todo mientras abordan las demandas por parte de los datos de gran ancho de banda de las cargas de trabajo avanzadas de IA.

IBM y sus socios han llevado a cabo las labores necesarias para el desarrollo de este trabajo en un centro de investigación de semiconductores en Albany (Nueva York), que pronto albergará una herramienta de litografía ultravioleta extremo de alta apertura numérica, esencial para el avance del escalado lógico mencionado.

Desarrollada por ASML, esta tecnología permite la impresión de circuitos con una precisión extrema, lo que facilita la creación de chips más pequeños y potentes. IVM y sus socios, como Lam Research, Tokyo Electron y Screen Semiconductor Solutions, han colaborado en el desarrollo de nuevos procesos y herramientas EUV de alta apertura numérica que ya han dado lugar a dispoositivos funcionales.

Con la expectativa de que la tecnologgía de nanoapilado se adopte lo antes posible en el nodo inferior a 1 nanómetro, IBM prevé que la producción de estos chips pueda empezar a lo largo de los próximos cinco años.

Jay Gambetta, director de IBM Research e IBM Fellow, ha destacado que «con nuestra nueva arquitectura Nanostack, no solo estamos fabricando transistores más pequeños, sino que estamos reinventando la forma en que se construyen los chips para ofrecer una potencia y una eficiencia energética considerablemente mayore. Esta innovación, pionera en el sector, da continuidad al legado de IBM como líder en tecnologías de próxima generación y sienta las bases para la próxima era de la informática».