IBM y Samsung diseñan sistema para apilar transistores que puede llevar a chips más eficientes

IBM y Samsung, aprovechando el marco de la conferencia IEDM que se está celebrando en San Francisco (Estados Unidos), han desvelado un nuevo diseño que permite colocar transistores en vertical en un chip. En la actualidad, según Engadget, con los procesadores y SoCs actuales, los transistores se colocan en horizontal sobre la superficie del dispositivo, y cuando funcionan, la corriente eléctrica fluye por ellos de lado a lado. Mediante este nuevo sistema, los nuevos transistores, a los que han llamado Transistores de efecto de campo de transporte vertical, o VTFET, se colocan en perpendicular unos a otros, y la corriente fluye en vertical.

Según ambas compañías, este diseño tiene dos ventajas. Por un lado permite eliminar muchas limitaciones de rendimiento para extender la Ley de Moore más allá de la tecnología de nanohojas actual de IBM. Además, con este diseño consumen menos energía, porque el flujo de la corriente es mayor.

Tanto IBM como Samsung estiman que los transistores VFTET derivarán en procesadores que sean o el doble de rápidos o consuman un 85% menos de energía que los chips diseñados con transistores FinFET. Las dos empresas aseguran que con ellos puede que en el futuro lleguen a fabricarse móviles con una autonomía de una semana. Aparte de esto, podrían soportar tareas concretas que requieren mucho consumo de energía, como el minado de criptomonedas, de manera más eficiente en cuanto a energía, lo que reduciría el impacto sobre el medio ambiente.

Pero por ahora, ni IBM ni Samsung han concretado fechas para comenzar a comercializar el diseño de los VFTET. Además, no son las únicas tecnológicas que están intentando superar la barrera del nanómetro. El pasado mes de julio, Intel manifestó que tenían intención de tener listo un diseño para chips a escala angstrom para 2024, y que tienen planes de conseguirlo con su nuevo nodo Intel 20A y transistores RibbonFET.