AMD subirá la caché L2 a 1 MB con Zen 4

Zen 4 es la arquitectura de nueva generación que AMD utilizará en su próxima generación de procesadores de alto rendimiento, tanto para el mercado de consumo general, donde se estrenará bajo la nomenclatura Ryzen 7000, como para el mercado profesional, donde dará vida a los procesadores EPYC Genoa.

Las informaciones que habíamos ido viendo hasta ahora apuntaban novedades importantes. Dos de las más relevantes son el salto al nodo de 5 nm de TSMC, que supondrá una evolución clara frente al nodo de 7 nm que AMD ha utilizado con Zen 2 y Zen 3, y también un incremento del IPC que podría permitirle recuperar la corona del rendimiento monohilo.

Gracias a una nueva filtración, también hemos podido confirmar un detalle importante sobre Zen 4, y es que AMD va a doblar la cantidad de memoria caché L2 por núcleo, que pasa de los 512 KB actuales a un total de 1 MB (1.024 KB). Es importante tener en cuenta que estamos hablando de un conteo por núcleo, lo que significa que un procesador Zen 3 de 64 núcleos y 128 hilos solo suma 32 MB de caché L2, mientras que una versión de aquel basada en Zen 4 tendría 64 MB de caché L2.

Aumentar la caché L2 debería redundar en un importante aumento del rendimiento, aunque curiosamente en esta filtración no hemos visto un aumento de la caché L3. Dicho que esto es curioso porque AMD ha utilizado caché L3 apilada en vertical recientemente, tanto en su nueva serie EPYC Milan-X como en el Ryzen 7 5800X3D.

Esto quiere decir que EPYC Genoa, la próxima generación de procesadores profesionales de alto rendimiento de AMD basados en Zen 4, mantendrán la configuración de 32 MB de caché L3 por chiplet, pero tendrán 1 MB de caché por núcleo. Dado que la configuración más potente tendrá 96 núcleos y 192 hilos, esto nos dejaría un conteo total de 96 MB de caché L2 y 384 MB de caché L3. Una simple suma arroja un total de 480 MB de caché total (sin contar la L1).

Los procesadores EPYC Genoa de AMD llegarán a finales de este mismo año, soportarán configuraciones de memoria DDR5 de 12 canales y tendrán un TDP máximo de 400 vatios. Poco después llegarán los EPYC Bergamo, basados en Zen 4c y configurados con hasta 128 núcleos y 256 hilos. Utilizarán también memoria DDR5 configurada en hasta 12 canales. Ambos se agruparán dentro de la serie 7004, lo que indica que sucederán a los actuales 7003.