Europa avanza hacia la autonomía en computación de alto rendimiento e IA con el proyecto DARE

Europa sigue apostando por conseguir la autonomía en el mayor número de campos tecnológicos posible. Como en el de la computación de alto rendimiento, para lo que está apostando por desarrollos basados en la arquitectura RISC-V con el proyecto DARE. Abreviatura de Autonomía Digital con RISC-V en Europa, el proyecto suma hasta el momento a 38 actores del sector tecnológico de cara a su financiación y desarrollo.

Su objetivo es desarrollar procesadores capaces, en cantidad y potencia, de integrarse en sistemas de computación de alto rendimiento de manera que hagan funcionar tanto los superordenadores del continente como otros equipos considerados como de alto rendimiento.

El proyecto DARE cuenta con el apoyo de la iniciativa EuroHPC, y está coordinado por el Barcelona Supercomputing Center (BSC-CNS). Su fin es desarrollar tres troqueles de chip que puedan combinarse para desarrollar paquetes completos de procesador.

La iniciativa ya ha seleccionado a los responsables para el desarrollo de cada uno de ellos. El primero será un chiplet acelerador vector-matemático, adaptado para cargas de trabajo de computación de alto rendimiento (HPC), y lo liderará la compañía de diseño de chips de Barcelona Openchip.

El segundo, a cargo de la startup de Países Bajos Axelera AI, será un chiplet de inferencia de próxima generación, mientras que el tercero será un chiplet de propósito general, del que se encargará la alemana Codasip.

La duración prevista del proyecto DARE es de seis años, y para su primera fase hay destinado un presupuesto de 240 millones de euros. Los responsables de DARE, además, se han fijado como objetivo desarrollar los chiplets con arquitectura RISC-V mencionados en un plazo máximo de tres años

Axelera AI, a la que EuroHPC ha otorgado 61,6 millones de euros de financiación, parece ser la que está más avanzada de todas en el proceso de creación de su chiplet. Lo llamarán Titania, y aunque la mayoría de los chips que ha desarrollado la compañía están en la actualidad centrados en la ejecución de modelos de IA en el edge, este chiplet estará preparado para asumir cargas de trabajo a nivel de servidor.

«DARE is daring to start from the top of the technological complexity pole and produce European-designed processors chips for supercomputers, paving the way for Europe’s digital sovereignity,» Osman Unsal, DARE principal investigator at BNC-CNS, said in a statement.

Los chips de Axelera, en principio, siguen una fórmula parecida a la de otros para IA, como las unidades de proceso Tensor de Google. Los chips que desarrolla actualmente tienen cuatro núcleos de aceleración, cada uno con una unidad matriz multiplicadora-acumuladora (mac), un núcleo de control RISC-V para hacer que la aceleradora sea programable, y varios procesadores de señal digitales, encargados de gestionar las funciones de activación de la red neuronal.

Estas unidades mac, responsables de la mayor parte del proceso de la IA en la actualidad, están integradas en un pool de SRAM, lo que permite un proceso en memoria como el clásico actual. Titania tendrá la misma fórmula básica, pero a escala, con más núcleos de proceso en el chiplet y diseños de sistema empaquetado multichiplet.

En cuanto a Codasip, ya ofrece núcleos de CPU RISC-V de 32 bit de clase integrada, y de 64 bit de nivel de aplicación. Al parecer están diseñados para casos de edge de la red, IoT y dispositivos de computación personal de potencia limitada. Con el proyecto DARE contarán con los recursos necesarios para ampliar su cartera de productos para incluir aplicaciones de alto rendimiento, como la IA, el proceso de Big Data y la supercomputación. En cuanto al proyecto de Openchip, todavía no hay mucha información sobre el chiplet acelerador que construirá.