A Fondo
Intel Xeon 6+: Clearwater Forest mejora el rendimiento y la eficiencia
Intel Xeon 6+ fue el otro gran protagonista del evento que Intel celebró recientemente en Arizona, donde vimos también la generación Intel Panther Lake, y al que tuvimos la oportunidad de asistir. Esta nueva generación de procesadores Xeon, conocida también con el nombre en clave Clearwater Forest, representa un importante paso adelante por su diseño modular desagregado y agnóstico.
En un procesador Intel Xeon 6+ conviven un total de tres nodos diferentes: Intel 18A, Intel 3 e Intel 7, y se utiliza un diseño modular de apilado de bloques de computación, bloques de activación y bloques I/O.
Para la interconexión y la comunicación Intel ha utilizado dos de sus tecnologías estrella, EMiB, que opera en 2.5D, y Foveros Direct 3D, que como su propio nombre indica abre las puertas al empaquetado 3D.
Diseño interno de los Intel Xeon 6+
A nivel interno, un Intel Xeon 6+ cuenta con 288 núcleos E basados en la arquitectura Darkmont. Estos se reparten en un total de 12 bloques de computación fabricados en el nodo Intel 18A, uno de los más avanzados que existen.
Este nodo utiliza transistores RibbonFET, que reducen el riesgo de fugas eléctricas, y utilizan el sistema de alimentación PowerVia, que suministra energía a través de la parte posterior de los transistores.
Los bloques de computación se asientan sobre tres bloques base de activación, fabricados en el nodo Intel 3, y a los lados tenemos dos bloques I/O, que contienen los subsistemas PCIe y USB. Estos están fabricados en el nodo Intel 7. En la base nos encontramos con 12 bloques EMIB 2.5D, que juegan un papel fundamental en la interconexión de todos esos elementos.
Para que todo ese apilamiento de bloques de computación funcione Intel ha recurrido a Foveros Direct 3D, una tecnología de empaquetado avanzado que permite apilar bloques (también conocidos como chiplets) de silicio de forma vertical partiendo de bloque base de silicio que sirve como nexo de unión.
La interconexión de esos bloques se realiza a través de vías de silicio (TSV por sus siglas en inglés) y de uniones híbridas de cobre a cobre (HBI), lo que ayuda a minimizar la distancia entre bloques, mejorando con ello la latencia y el rendimento.
Esto es muy importante, porque la cercanía entre chiplets puede marcar una gran diferencia en términos de latencia y de rendimiento. Por ejemplo, un diseño donde los chiplets estén muy alejados entre sí tendría una latencia muy alta, y sería necesario compensar esto a través del sistema de comunicación entre esos y el resto de bloques.
Un vistazo a los bloques del Intel Xeon 6+
Cada bloque I/O tiene 8 aceleradores compatibles con Intel QuickAssit, Intel Dynamic LoadBalancer, Intel Data Streaming e Intel In-Memory Analytics. También cuentan con:
- 48 líneas PCIe Gen5.
- 32 líneas CXL 2.0.
- Hasta 96 líneas UPI 2.0.
En cada bloque base de activación tenemos cuatro canales de memoria DDR5, 192 MB de caché L3 compartida y 48 MB de caché L3 para cada bloque de computación. Sobre estos se asientan los bloques de computación, siguiendo una proporción de tres a uno.
El bloque de computación está formado por 6 módulos, cuatro núcleos por módulo y tiene un total de 24 núcleos Darkmont por bloque. En cada módulo tenemos 4 MB de caché L2, así que en total un bloque suma 24 MB de caché L2.
Arquitectura Darkmont: un vistazo a las novedades
El salto al nodo Intel 18A es, sin duda, una de las novedades más importantes que ha introducido Intel en los nuevos Xeon 6+, pero no debemos olvidarnos de la otra gran estrella, la arquitectura Darkmont.
Esta arquitectura está perfectamente adaptada para aprovechar al máximo el nuevo nodo Intel 18A, y trae cambios importantes que han permitido una gran mejora en relación rendimiento por vatio consumido. Estos son los más relevantes:
- Caché de instrucciones de 64 KB en el front-end.
- Mejoras y mayor precisión en el predictor de saltos.
- Un 50% más de ancho de banda (3 x 32 bits).
- Mejoras en el motor de ejecución fuera de orden.
- Mejoras en el motor de ejecución, tanto a nivel de enteros como de vectorizado.
- Mejoras en el subsistema de memoria, con precarga avanzada y caché L1 ECC (corrección de errores).
Frente a Crestmont, la arquitectura utilizada en Sierra Forest (Intel Xeon 6), se espera una mejora del IPC de doble dígito en Darkmont, según Intel.
Rendimiento y claves de Intel Xeon 6+
Comparado con los Intel Xeon 6 (Sierra Forest), Intel nos ha confirmado que espera una mejora de rendimiento de hasta un 90%, una mejora de eficiencia de hasta un 23% y una importante reducción del coste total de propiedad, con una consolidación en servidores de 8 a 1.
A continuación os dejamos un resumen con las especificaciones clave de estos nuevos procesadores:
- Hasta 288 núcleos E (Darkmont).
- Compatible con configuraciones de uno y dos sockets.
- TDP de entre 300 y 500 vatios por cada CPU.
- Caché L2 de hasta 288 MB.
- Caché L3 de hasta 576 MB.
- Doce canales de memoria DDR5 a un máximo de 8.000 MT/s.
- Hasta 6 líneas UPI 2.0.
- Hasta 96 líneas PCIe Gen5.
- Hasta 64 líneas CXL 2.0.
- Soporte de Intel Software Guard Extensions e Intel Trust Domain Extensions.
- Intel Aplication Energy Telemetry e Intel Turbo Rate Limiter para mejorar la gestión del consumo energético.
- Aceleración de IA a través de Invel Advance Vector Extensions 2 (VNNI e INT8).
- Hasta 16 aceleradores especializados (Intel QuickAssit, Intel Dynamic LoadBalancer, Intel Data Streaming e Intel In-Memory Analytics).
Estos nuevos procesadores también estarán disponibles a principios de 2026, y estarán orientados a afrontar distintas cargas de trabajo, incluyendo redes 5G y computación en la nube.
-
EntrevistasHace 4 días«El reto no es crear agentes IA sino ordenar y gobernar los que están naciendo»
-
NoticiasHace 6 díasWikipedia insta a las empresas de IA a usar su API de pago y parar el scraping
-
EntrevistasHace 6 días«La tríada de Bosch para redefinir la industria española es IoT, IA y sostenibilidad»
-
NoticiasHace 6 díasLa UE simplificará y relajará algunas medidas sobre IA y privacidad por presión de las tecnológicas










